简介:随着产业界要求产品越来越小,越来越轻,运行速度越来越快,对020l元件的使用逐年增加。十个020l元件所占的面积最多只占一个0402元件的三分之一。因此,可以把部件组装得更紧密,从而减小PCB板的尺寸。采用020l元件遇到的主要问题是:随着元件尺寸的减小,工艺窗口也减小了。与1206元件相比,0201的元件已表明其直立的可能性比前者要大9倍,而与0402元件相比,则其可能性要比0402元件大2点5倍。因此,在表面组装020l元件时,要更多注意设计和工艺。总的来说,现已知静态因素(如PCB板和模板设计)比工艺中的动态因素(如印刷参数,贴装参数,回流参数)更能影响缺陷数量。部分动态参数确实能对组装过程产生很大的影响(如在回流焊中空气与氮气环境),但是总的来说,静态因素对可能产生的缺陷数影响要比动态因素大得多。在此研究过程中,优化组装参数和设计参数对组装参数的影响都以PPM缺陷数表示。本篇论文中集中了研究中的数据和对元件组装时进行的多次评估中搜集的数据。首先在每一加工步骤中工艺参数,然后再对整个过程进行研究。检测的部分工艺参数包括印刷工艺中的印刷压力,印刷速度,模板擦拭频率,及回流焊气体,回流曲线和回流曲线上升速度等。从这些研究中可以得到适应高速的020l组装工艺的可靠的工艺窗口。该窗口已证明能使DPM小于200。
简介:首先介绍了多晶电阻在线监控和工艺控制模块(PCM)监控的两种方法:四探针法和范德堡法,并解决了四探针法在线监控方法多晶电阻波动大的问题;针对生产过程中遇到的多晶电阻偏小问题,通过扫描电镜分析发现多晶晶粒明显偏大,通过对多晶淀积速率的分析确定多晶速率越小,多晶淀积晶粒越大,根据多晶导电理论可知多晶晶粒大,晶粒间界变小,晶粒间界杂质俘获变少,多晶掺杂浓度转化为载流子的比例变高,因此多晶电阻变小。最后根据工程实践列举了影响多晶淀积速率的两大主要因素为多晶淀积温度和多晶炉管维护次数,为保证多晶淀积速率稳定,多晶炉管维护次数尽量少于6次,同时需要对多晶淀积温度进行控制。
简介:文章对0.5μm/40V高压工艺中形成的N阱电阻的SPICE模型进行研究。因为高压电路的实际应用,N阱电阻的寄生效应不可忽略,所以精确反应其电学特性的SPICE模型也显得尤为重要。从N阱电阻的测量结果反映其IV曲线的非线性特性和结型栅场效应管JFET输出特性曲线具有相似性,并通过对高压阱电阻与JFET的结构分析认为可以采用JFET的电压电流关系来建立合理的数学模型反映高压阱电阻的这种非线性特性。因此在文中借用JFET的SPICE模型作为基础,用宏模型的方法为高压N阱电阻建立了一套精确的SPICE模型、此模型适用于各类仿真器,具有一定的通用性.
简介:在亚微米工艺中,多晶栅TiSi工艺是降低接触电阻的常用方法。但是TiSi的生长与衬底的掺杂浓度相关,对多晶栅的掺杂剂量有很高的要求。由于光刻工艺中存在的套刻偏差,使得后续源漏注入剂量会在多晶栅上有所偏差,影响了后续TiSi在多晶栅上的生长。文章采用多晶栅上生长一层LPCVDSiN作为掩蔽层的方法,避免了由于光刻套刻偏差引入的注入剂量偏差,改善了后续多晶栅上TiSi的生长。通过对As注入和P注入在不同SiN厚度掩蔽层下穿透率的研究发现40nm左右基本可以阻挡95%的N+S/DAs注入剂量而保留80%的多晶栅P注入剂量。该种掩蔽层方法有很多优点:源漏注入的条件不用更改;多晶栅注入的可调节剂量范围大大增加,可以更好地保持重掺杂多晶栅特性。