简介:本文首先介绍了指令集模拟器(ISS)的原理与应用,提出了在ISS的建模过程中所要处理的主要问题。然后以ARM7为例讨论了使用C++语言建立周期精确的指令集模拟器的方法。并使用了SystemC封装的方式来解决ISS同系统中其它模块的信息传递和时钟同步问题。将封装后的ISS同存储器一起挂接在AHB总线上,建立了简单的仿真平台。
简介:本文提出一种可编程扩频时钟发生器采用小数分频锁相环,扩频是以三角波通过∑△调制器调制反馈分频器的方式实现。为了提高宽扩展比,采用一种技术保持三角波在∑△调制器的输入范围内。使用的相位旋转技术由虚拟多相产生方法和相位补偿方法组成。该技术能有效地补偿瞬时时序误差和量化误差。可编程的时钟频率200-800MHz伴随中心和向下扩展(0~10%),RMS周期抖动在输出时钟在800MHz是7ps。测试芯片在40纳米CMOS制造技术提供了输出时钟800MHz时有10%扩张率,在10%扩频比时峰值减少是30分贝。所提出的可编程扩频时钟发生器从1.1V电源消耗5.181mw,设计仅占0.105mm2的面积。
简介:LED1642GW是意法半导体的新一代LED阵列驱动器,新增一系列完全可设置的创新功能,同时保留原来的24针标准封装,在实际应用中只需一个外部电阻,从而可大幅降低组件成本,提高系统设计的灵活性。新的嵌入式功能让系统设计变得更加灵活,为用户提供不同的配置选择:局部调光、全局电流调节、开关时间设定、通道间川页序延时、先进的LED故障检测报告、自动节能专利技术、串行数据与时钟重新同步等诸多功能。LED1642GW专注于满足图1所示应用领域对降噪的需求,让用户能够通过串行接口,设定输出通道的开关速度,共有四档速度可选,导通时间设定范围为30nS-270nS。配合可设定通道间输出延时,开关时间设定让用户轻松地调节应用,切实降低EMI干扰,最大限度提升电压稳定性。当输出通道设为关断且在收到第一通道导通命令后快速自动唤醒时,自动省电节能创新功能可自动关断驱动器。
简介:DDR3SDRAM是新一代的内存技术标准,也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本,随着越来越多的SoC系统芯片中集成DDR3接口模块,设计一款匹配DDR3的内存控制器IP软核具有良好的应用前景。本文在研究了DDR3的JEDEC标准的基础上,设计出DDR3控制器IP软核的整体架构,并使用VerilogHDL语言完成DDR3控制器IP软核。在分析了40nmDDR3PHY测试芯片的基本性能的基础上,设计DDR3控制器IP软核的接口模块。搭建利用AXI总线对DDR3控制器IP软核发出直接激励的仿真验证平台,针对设计的具体功能进行仿真验证,并在XilinxXC5VLX330T-FF1738-2开发板上实现对DDR3存储芯片基本读/写操作控制。在EDA仿真环境下,DDR3控制器IP软核的总线利用率达到66.6%。