低功耗多通道数字收发设计

低功耗多通道数字收发设计

谢鹏   郑世连

（中国电子科技集团公司第三十八研究所  安徽  230088）

摘 要：在机载雷达系统中，由于受体积和功耗的影响,常常采用数字化收发技术来实现小心型化和低功耗特点。本文介绍了一种集成8通道数字收发功能，采用数字直接合成技术来产生需要的波形，采用4通道模数转换芯片来实现射频数字化接收；通过光纤来实现数据传输和整机参数化控制；通过实际电路测试，各项指标和性能良好，满足设计使用需求。

关键词： FPGA   DDS   多通道  信噪比

Low Power Multi-channel Digital Transceiver Design

Xie Peng   Zheng Shilian

（The 38th Institute of CETC, Anhui 230088, China.）

Abstract: In airborne radar systems, due to the influence of volume and power consumption, sampling digital transceiving technology is often used to achieve miniaturization and low power consumption. This paper introduces an integrated 8-channel digital transceiver function, which used digital direct synthesis technology to generate required waveform, and used 4-channel analog-to-digital conversion chip to realize RF digital reception. Data transmission and parametric control of the whole machine are completed through optical fiber. Through the actual circuit test, all the indicators and performance are good, and meet the design and use requirements.

Index Terms： FPGA   DDSmulti-channelSignal to Noise Ratio

0 引言

在机载雷达系统中,对收发系统的体积和功耗都有严格限制,为实现雷达收发系统小型化和低功耗的特点,通常采用数字化技术[1]。目前,雷达波形产生的最主要方式是由现场可编程门阵列(FPGA) 控制数字直接合成(DDS),该方法可实现波形带宽、波形模式、频率等参数灵活可变，可方便灵活地产生更加复杂的波形。随着数字电路的进步，DDS和模数转换器（ADC）采样率不断提高，通常在1GHz采样率以下，可使用直接采样的方式产生射频信号以及射频信号数字化，该方法不需要变频电路，简化了模拟电路。在实际雷达系统中，常常采用多通道集成的方式来提高系统集成度，以进一步减小系统体积和功耗[2]。本文设计了一种同时集成8路波形产生、8路数据采集和双向高速光纤接口，具有高集成度和低功耗的特点，可用于对功耗敏感的无人机载平台。

1 硬件电路设计

一体化8通道数字收发，应用FPGA、多通道ADC和多通道DDS芯片，在一块PCB板上实现8路数字信号接收和8路数字信号发射功能。基于软件无线电思想在中频进行数字化调制解调，产生基带I/Q信号，并通过光纤模块实现基带信号高速传输，利用DDS技术，来灵活方便地产生雷达需要的各种波形。如同1所示，数字收发主要包括中频采样ADC模块、DDS波形产生模块、基于FPGA实现的数字下变频模块、高速光电转换模块、电源控制和高性能时钟模块。

图1数字收发模块结构框图

    数字接收机实现中频信号数字化接收，形成I/Q基带信号，完成基带信号高速光传输，产生雷达系统要求的不同脉宽、带宽等参数可变的波形，同时波形相位可以精确控制，配合校正，实现BITE参数监测，发射波形占空比保护，并对故障信息进行判断指示，采取相应应急保护措施，保证设备的安全。

1.1 接收电路设计

    基于软件无线电思想实现，使用相位正交的NCO模块，及可程序设计的高效数字滤波器，实现接收信号的正交解调，在采样时钟确定的前提下，可在较宽范围内实现多种带宽信号的解调和匹配滤波。如图2所示。

图2接收电路示意图

    输入信号频率f0和采样时钟fs需要满足奈奎斯特采样定理，如式（1）、式（2）和式（3）所示,式中：1+1/2。根据奈奎斯特采样定理将正交变换乘法运算变成简单的符号运算。

[3]

                          （1）                                                                                 

                 （2）

n                    （3）                                                                       

    ADC是指将连续变化的模拟信号转换为离散的数字信号的器件，其采样精度和信噪比是其关键指标，会影响整个接收系统的瞬时动态。通常最理想的采样精度可以表示为Vpp/2N , Vpp代表ADC器件最大量化电平，N代表ADC器件的分辨率；最佳信噪比可以表示为6.02*N+1.76，需要注意的是，ADC的噪声由三部分组成：ADC量化噪声、ADC孔径抖动和ADC时钟抖动，前两者由芯片本身决定，而ADC时钟抖动由外供的采样时钟决定，所以，设计数字接收电路信噪比指标，除了参考ADC器件实测信噪比指标外，还需要设计高性能的采样时钟电路，以减小时钟抖动带来的信噪比恶化。

    本文数据采集ADC芯片，选用泰科阳微电子有限公司生产的GK3128芯片，该器件是一款高线性度，集成四通道设计，具有14位分辨率，最高采样率为250MSPS，信噪比（SNR）:70dBFS(输入采样率170MHzIF（tpy），幅值-1dBFS，时钟250MSPS)，95dB的通道隔离度。专门针对低功耗、高无杂散动态范围而设计，片内集成参考电压源可简化设计，集成占空比校正电路，稳定内部时钟信号的占空比，确保ADC始终具有出色的转换性能。在SPI接口控制下，通过低电压驱动串行LVDS接口，输出二进制数据。本文使用了两片GK3128实现8路数据采集。

1.2 发射电路设计

    基于DDS技术设计相位可控的波形，是数字发射电路的关键。通常雷达需要的波形有多种模式，需要信号频率、脉宽、带宽等参数实时灵活地改变，这就要求波形产生的方式灵活可重构，而DDS就是实现这一要求的关键技术之一。从理论上讲，DDS可产生任意波形，也就是DDS可直接对信号的频率、相位和幅度中的一个或者两个，同时进行直接调制；以调频为例，一个DDS系统，fout=K*fclock/2n，对给定的DDS，相位累加位数是一个固定值,当输入时钟确定后,其输出fout随频率控制字K变化,所以只要改变控制字就可以改变输出频率。

    本文选用两片GM4940来完成8路波形产生,该芯片具有4路独立通道的直接频率合成器(DDS),每个通道均可提供独立的相位,频率和幅度控制,最高工作频率可达1GHz。GM4940工作模式包括频率扫描模式、双频键控模式、双相键控模式、幅度控制模式、混频模式。集成1线和8线串口配置方式，最高速度可达200MHz，可实现高速、灵活、低功耗设计。

图3 DDS原理图

1.3 时钟电路设计

    采样时钟的质量对DDS信噪比有重要影响。忽略数模转换器的量化噪声，DDS线性调频信号的信噪比与时钟抖动的关系可由式（4）表示。表示时钟抖动的均方差，B为信号相关的参数，可以从公式发现，抖动越大，信噪比越差。[4]

（4）

    高速、高分辨率ADC对时钟输入信号的质量非常敏感，中频欠采样对抖动尤其敏感。在给定的输入频率（fin）下，由于抖动（tj）造成的信噪比（SNR）下降可由式（5）表示。

                                （5）

    为保证DDS和ADC性能，系统对时钟提出了很高的要求。本文采用AD9516来产生DDS和ADC的采样时钟。该芯片提供多路输出时钟分配功能，具有亚皮秒级抖动性能，还配有片内集成锁相环（PLL）和电压控制振荡器（VCO）。片内VCO的调谐频率范围2.55GHz至2.95GHz，具有出色的低抖动和相位噪声特性，可极大地提升数据转换器的性。

2 软件电路设计

    如图1所示，波形产生控制、采样数据预处理、数据光电转换等功能均在FPGA中完成。数字信号处理系统通过光纤将波形和采样控制信号传送至光模块，光模块完成光电转换功能后，将信号传送至FPGA中，FPGA根据控制完成波形产生和ADC转换及数据处理功能。

    如图2所示，ADC采集模拟信号后，通过LVDS接口将数字信号传送至FPGA中，LVDS是串行差分数据接口，由ISERDES核转换为并行单端信号，根据GK3128的数据格式进行数据恢复重新排序操作，再通过BUFER核将采样数据与FPGA内部时钟域进行同步操作，然后DDC中的NCO和FIR抽取滤波器完成数据的下变频和滤波抽取功能，得到基带数据IQ，8路基带IQ数据通过既定格式完成打包，经过高速光纤模块传送至数字信号处理。

    如图3所示，数字信号处理系统将波形幅度、相位、频率等参数通过高速光纤模块传送至FPGA,FPGA处理后送至DDS模块，产生需要的波形，波形参数受数字信号处理控制，可自由产生不同带宽信号，支持非线性调频等模式。

3 性能测试

    低功耗八通道数字收发板如图5所示，利用信号源AV1485产生时钟信号和中频待采样信号，送入数字板中进行采样处理，使用JTAG接口读出生成的基带IQ测试信号，结合matlab软件对接收性能进行分析计算。

    本文选择采样时钟140MHz，输入中频信号200MHz，对模块8通道进行分别测试，计算信号的信噪比，如图6所示，各通道信噪比大于58dB。

利用仪表电源PSW80-27对数字板提供+5V电源，接通电源，数字板达到工作状态后，观测数字板电流为+2.2V，整板功耗为11W。

图5  8通道数字收发电路实物

图6  各接收通道信噪比

4 结语

　　　本文设计了数字接收和数字发射一体化，同时集成8通道独立工作，提高雷达系统的集成度同时，还能实现低功耗特点，经过测试数据分析得到，该设计性能良好，能满足实际使用。

参考文献

[1]胡晓芳，郑世连，朱亮，魏云清.多通道高速数字收发设计[J]. 现代雷达，2019,41（5）:73-76

[2]奥本海默,威尔斯基，纳瓦卜．信号与系统［M］．2版.刘树棠,译.北京: 电子工业出版社，2013．OPPENHEIM A V，WILLSKY A S，NAWAB S H．Signals and systems［M］.2nd ed． LIU Shutang,translate.Beijing:Publishing House of Electronics Industry，2013．

[3]姚波，胡善祥，刘勇，魏云清. 一种P波段数字阵列模块的设计[J].工业技术创新，2015(2) :208-211．

[4]胡善祥，王强，高菡，等． 一种UHF波段8通道数字阵列模块设计［J］． 火控雷达技术，2016，45(4) :69-73．