基于FPGA的雷达激励器信号发生器的探讨

基于 FPGA的雷达激励器信号发生器的探讨

张启

中国电子科技集团公司第二十研究所，陕西省西安市 710068

摘要：随着当今科技的发展，信号发生器已经在导航、检测和通信等领域中得到了广泛应用，尤其是在雷达激励器中，信号发生器更是其信号产生形式、工作方式与参数等调整的关键设备。本文对以FPGA为基础、内嵌DDS（直接数字频率合成器）的雷达激励器信号发生器进行研究探讨。希望通过本次的研究，可以为此类信号发生器在雷达激励器中的良好应用提供参考。

关键词：FPGA；雷达激励器；DDS；信号发生器

引言：在以FPGA为基础的雷达激励器信号发生器设计中，通过DDS的应用，可使其信号具备更宽的带宽、更高的频率分辨力和更快的转换速度；同时也可以使其相位在频率变化过程中保持连续；具有体积小、集成度高和控制方便等诸多优势。该信号发生器可通过PID进行闭环控制，让励磁电流能够瞬时跟踪既定幅值，达到快速响应效果。因此，在对此类信号发生器进行设计与研究的过程中，其关键在于FPGA基础上的DDS设计与闭环控制研究。

1. 总体系统设计概述

信号发生器的组成部分包括以FPGA为基础的DDS电路、DAC电路、MCU电路、电源、单片机及低通滤波器（LPF）。其中主要用FPGA来实现直接数字频率合成器（DDS）的功能和单片机的控制功能，以下是该信号发生器的总体系统框架结构示意图：

图1-信号发生器的总体系统框架结构示意图

二、信号发生器系统的设计分析

（一）以FPGA为基础的DDS电路设计

1、相位累加器设计

在该信号发射器中，相位累加器对于DDS电路的应用性能具有决定性作用，它的主要组成部分包括N位累加器以及N位储存器，在每一个时钟脉冲的情况下，相位存储器都会对上一个时钟周期里的频率控制字K以及相位累加器值之和进行采样，并将其用作该时钟周期里的相位累加器输出值。经研究分析发现，相位累加器如果具有越大的位数N，获得的频率便会具有越小的分辨率，但是如果工作频率很高，其延时就会很大，这与此类信号发生器的实际速度要求不符。因此，在时序电路设计中，经常通过流水线技术实现速度的提升，但是这样又会导致寄存器数量增加，进而占用更多的FPGA资源^[1]。所以在本次设计中，出于各方面因素的综合考虑，最终决定将32位累加器和四级流水线结构应用其中。

2. 相位/幅度转化器设计

该转换器的主要组成部分是ROM（只读储存器），它可以将来自于相位累加器中的数字相位信息转变为正弦波值。通常情况下，ROM在FPGA中需借助于EAB（嵌入式阵列）实现，且ROM表的尺寸与地址位数或者数据位数的增加成指数递增关系，因此该转换器设计也会对DDS的应用性能产生关键影响。为了在信号设计指标得以满足的情况下实现资源开销的有效降低，加上本次设计中只需正弦信号的输出，其信号关于（π，0）这一点奇对称，仅需要对1/2周期中的波形数据进行保存即可，且左半周期中的波形关于x=π/2直线成偶对称。基于此，具体设计中，秩序对1/4周期中的正函数进行储存，便可变换出整个正弦码表，进而实现3/4资源的节约。

2. 低通滤波模块设计

DDS有个最显著的缺点，就是输出频率和奈奎斯特带宽的高端越接近时，采样点数就越少，杂散干扰也越大。系统时钟和谐波分量会对其输出波形产生干扰。为了在频段内实现信号的准确获取，需要将相应的滤波器加设到DDS输出端。低通滤波器就能有效将杂波滤除，让信号更加平滑。基于此，在具体设计中，就需要对低通滤波器这一模块加以高度重视。为达到良好的滤波效果，可在设计中选用巴特沃斯型低通有源滤波器，其滤波方式为四选一模拟开关以及精密运算放大器分段滤波的形式，通频带内外都有平稳的幅频特性。具体设计中，其频段参数主要通过FPGA控制信号的输出进行选择，以选通模拟开关的形式来实现。

2. 幅度控制电路设计

在本次信号发射器设计中，将DAC参考电压调节形式的数字控制用作幅度控制电路，其为两个D/A级联形式。外部可变基准源由数模转换器DAC2采用，通过基准源值的变化来实现幅度电流输出值的调整，这种可变基准原产生于DAC1中。在DAC1中，主要借助于精密电压形式的基准芯片来提供基准电压，其电压输出值是1.25V^[2]。假设DAC1输出幅度字是N1，其参考电压应按照以下公式进行计算：

假设DAC2输入数字是N2，在经过电流/电压形式的转换之后，其电压输出值可按照以下公式进行计算：

2. 单片机与FPGA接口设计

单片机与FPGA在功能上有很强的互补性， 为实现DDS中频率字输入以及幅度的便捷控制，在本次的信号发射器设计中，将单片机用作其主控制器。因为DDS中具有较多的频率字以及幅度数据字位，而单片机中的输出端口位数却比较有限，所以在具体设计中，主要借助于SPI（串行外设接口）的方式来实现FPGA和单片机之间的通信，这样便可将相应的控制指令字从单片机传输到FPGA。在此过程中，为了更加便于输入控制，也对显示系统和键盘进行了添加。

三、数字闭环控制系统设计

在对雷达激励器中的信号发射器进行设计中，因对其稳定性与精度有着极高的要求，所以在控制过程中，需通过闭环控制系统来进行控制。下图是本次所设计的信号发射器闭环控制系统框架结构示意图：

图2-本次所设计的信号发射器闭环控制系统框架结构示意图

在对励磁电流进行幅度调整的过程中，首先需要从多个周期中对励磁电流进行采样，然后对其进行有效值的计算，并将计算出的有效值和输入设定值进行对比，如果误差超过了允许范围，就需要根据实际情况，借助于单片机中的增量PID算法进行计算，进而实现控制量的重新获取，并将这个新的控制量传输到FPGA中进行幅度的调节与控制。在通过低通滤波器将其中的高频成分滤除之后，再对其功率做放大处理，这样就可以实现励磁电流精度的有效保障，以此来确保信号发射器的控制与应用效果^[3]。

结束语：

综上所述，在雷达激励器中，信号发生器是最为关键的一个组成部分，其设计与应用效果将会对雷达激励器的性能产生直接的影响作用。因此，为实现雷达激励器应用效果的良好保障，相关单位与技术人员应加强此类信号发生器的设计与研究，使其在雷达激励器中发挥出充分优势。这样才可以让雷达激励器得以良好应用，满足当今社会对于雷达技术及其配套设施的实际应用需求。

参考文献：

[1]黄立东.小型FMCW MIMO雷达系统设计与成像算法实现[D].导师：王咸鹏.海南大学,2021.

[2]陈坤,穆仕博,潘亮.基于FPGA的GM4943A雷达信号源设计[J].单片机与嵌入式系统应用,2021(06):84-86.

[3]杜海龙,段照斌,王伯阳.基于锁相环路技术的二次雷达信号发生器设计[J].电子技术应用,2020(12):134-138.