基于ARM与CPLD的电网过电压采集系统设计陈建波

基于ARM与CPLD的电网过电压采集系统设计陈建波

陈建波

(上海交格实业有限公司)

摘要：考虑到过电压是威胁电网安全的重要因素，需要加强电网电压数据采集与分析。基于此，本文结合电网过电压采集系统设计需求，提出了基于ARM和CPLD的系统设计方案，由数据采集模块、数据监控模块等几部分构成，能够实现电网电压信息高速采集和处理。从系统测试情况来看，系统测量峰值误差不超过±1%，波前时间误差不超过±5%，能够满足信号采集要求。

关键词：ARM；CPLD；电网过电压；采集系统

引言：电网安全稳定运行，依赖于稳定的电压。所以在电力系统运行管理方面，需要加强电网过电压采集，以便科学开展系统故障分析、优化设计等工作，使电网运行获得更多安全保障。联合采用ARM和CPLD实现过电压采集系统设计，能够简化电压采集装置硬件电路，促使系统完成电压波动数据的自动采集、记录和分析，因此能够满足过电压测量控制需求。

1电网过电压采集系统设计需求

在电网运行的过程中，过电压产生将给输配电系统安全带来威胁。在输电电压等级不断提高的背景下，电压波动日渐频繁，需要加强电网过电压采集控制，确保电网可靠运行。实际在电网过电压采集系统设计时，需要保证系统能够自动进行电压信号记录、存储和分析，能够在电网中连续稳定的进行各种过电压波形和幅值的记录，信号带宽和存储容量能够满足电网过电压监控管理需求。过去电网采用过电压记录仪在信号采集和处理上，需要利用分立元件和自动绘图装置完成信号显示和记录，在电网参数改变时难以进行工作参数调整。采用ARM芯片与CPLD技术，能够实现过电压采集参数的高速调整，并实现过电压采集数据自动管理，因此能够促使电网过电压采集系统向着智能化的方向发展，在过电压采集控制上更具可靠性。

2基于ARM与CPLD的电网过电压采集系统

2.1系统总体设计思路

采用ARM和CPLD进行电网过电压采集系统设计，需要采用分布式结构，将系统划分为过电压采集和后台监控主机两部分，中间需要利用交换机实现数据交换控制，保证系统过电压信号在采集后得到接收处理，用于加强电网电压波动监控管理。实际在系统设计上，可以采用变电站内监控屏工业控制机作为监控主机，能够实现电压采集单元参数的设置，并对采集到的过电压信号进行接收和分析处理，将分析结果存储在系统数据库中。过电压采集部分为系统设计核心，可以采用模块化设计方式简化系统硬件结构，使系统保持结构稳定。具体来讲，该部分由采集模块和监控模块构成，可以在现场高压母线分压器周围进行安装，对不同等级电网过电压信号进行采集录播，并实现信息实时传输。监控模块负责进行采集到的过电压信号记录和传输管理，需要保证数据传输稳定性和实时性。在电网出现过电压后，采集单元将完成过电压信号的高速采集，并实现自动录波和缓存。通过以太网，可以实现过电压采集单元与后台监控主机的数据交换，完成过电压信号处理、分析[1]。对于监控人员来讲，可以直接通过系统软件显示的波形、测量幅值等数据掌握过电压波头时间等数据，对电网运行做出智能诊断。结合电网电压回路数量情况，可以完成不同数量的过电压采集单元的安装，从而使电网过电压采集控制需求得到全面满足。

2.2系统数据采集模块设计

在系统数据采集模块设计中，考虑到电网电压为三相电压，需要利用三通道实现并行采样，以便使系统数据采集速度得到保证。过电压信号频率最高能够达到2MHz，采样频率则应达到信号频率的两倍以上。而模块采样频率能够达到40MHz，每个通道需要完成256K字存储。采用ADS807芯片进行模数转换，能够达到53M的数据转换速度。采集模块核心部分为CPLD，采用EPM3256ATC144芯片，能够用于A/D采样控制，并对数据存储、触发逻辑等进行控制。在电网出现过电压后，CPLD将会检测得到外部触发信号，然后对三路A/D进行启动，实现同步采样。采样结束后，将发出中断，促使系统CPU完成数据读取。结合模块功能可知，其具有预触发功能，能够对过电压发生前的电网电压信号进行记录，保证过电压信号得到完整采集。实际在模块功能实现上，需要采用预触发变频采样技术，将存储器长设定为L，故障前电压波形长为L1，保证L＞L1。在以较低频率F2进行数据采集时，可以得到变频采样长L2。正常模块采样将保持高速采样频率F1,因此可以完成预触发长L1的数据采集。在过电压发生后，CPLD将对内部计数器进行启动，在计数达到L-L1-L2时，会将采样发生器时钟频率切换为；在计数达到L-L1时，将停止采样[2]。过电压发生时对应RAM地址为触发点，高频采样频率如果为40Msps，长为1ms，低频则为100ksps，长为2.2s。

2.3系统数据监控模块设计

过电压采集单元的监控模块将ARM处理器当成是核心，是负责系统采集数据处理的CPU，能够完成过电压数据读取和传输控制。从模块组成上来看，包含时钟电路、存储电路、CPU器件等。CPU采用16/32位RISC处理器，拥有ARM7TDMI内核，工作频率能够达到60MHz。芯片内部拥有16kB的RAM和256kB的FLASH存储器，并外扩了256kB的SRAM，能够满足过电压数据缓存需求。采用A/D采样时钟，能够为RAM发生器提供时钟信号。输入晶振频率为40MHz，利用分频电路能够划分为16挡，最低能够达到500Hz。利用监控模块，能够完成分频系数设置，决定相应分频时钟，从而对CPLD的分频操作进行控制。在数据存储方面，ARM可以实现与CF卡的连接，利用闪存技术和通用存储器件完成过电压数据存取控制。设计采用的CF卡拥有512MB内存，能够采用TrueIDE模式实现与ARM接口的连接。在数据传输控制上，ARM能够与DM900A网络控制芯片连接，采用16位数据总线实现数据传输。采用译码电路，CPU可以提供片选信号CS，将端CMD与地址线A2连接在一起，实现读写控制。处理器能够提供nRST复位信号，属于低电平有效，能够直接利用引脚与上电复位处理器连接，确保数据传输能够实现硬件复位控制。利用模块进行过电压数据读取，可以故障文件格式进行存盘，然后通过网络控制单元与后台监控主机连接，按照TCP/IP协议实现高速通信[3]。在系统上电后，采集模块将在监控模块下实现初始化，完成一次数据采集后，由监控模块完成数据读取和存盘，然后再次启动采集模块进行过电压信号采集。

2.4系统数据交换控制管理

在系统数据交换方面，需要利用采集模块CPU外部I/O器件加强控制，由ARM对外部总线接口和采集模块数据交换进行管理。通过I/O端口，采集模块可以进行读写地址控制信号的发送，加强与监控模块的联系。利用片选信号和变址线译码，可以得到基地址，从而完成地址选择。实际在对数据采集模块进行控制时，监控模块可以发送16种读写命令，由CPLD完成译码。在CPLD完成时钟分频后，可以提供A/D采样时钟，并为RAM提供计数时钟。在系统采样的同时，将实现地址信号和写信号的同步发送，在RAM中完成结果存储，实现地址自动递增。在采集到的数据超出存储器容量后，旧数据将被新数据覆盖。如果采样单元未能得到及时触发，将周而复始确认是否完成触发信号检测。如果得到触发，存满后将停止采样，然后发出中断，通知监控模块完成数据读取。因此在系统应用程序编写时，需要明确系统工作流程。具体来讲，就是在上电后由监控模块控制ARM平台实现初始化，然后完成系统操作参数初始化。启动任务调度器，系统可以对采集单元控制任务、CF卡控制任务、时钟控制任务等各种任务进行执行。将过电压采集单元看成是客户端，将监控主机当成是服务器，能够通过定时调用连接函数加强二者的连接，使端口得到实时监听，在成功连接后按照通信规约完成数据交换。

2.5系统功能测试分析

为确定设计出的系统能否顺利进行电网过电压数据采集控制，还要在实验室环境中进行系统功能实现和操作模拟。在系统正常运行的过程中，利用标准测量系统进行电压实时测量，并将测量结果当成是参考。利用冲击电压发生器，能够对电网过电压发生过程进行模拟。由于系统可以实现过电压信号自动记录和分析，因此只需要完成采样参数设置，就可以由系统完成数据采样和录波。根据系统软件显示的数据，能够确定过电压发生情况。从实验结果来看，利用标准测量系统得到的过电压发生时间为1.56μs，幅值能够达到127.1kV。采用设计出的系统进行测量，可以得到过电压发生时间为1.58μs，幅值为127.4kV，测量误差不超出1%。对冲击电压幅值进行调整，然后进行多次测量，可以发现过电压在10-200kV范围内，测量峰值误差不超过±1%，波前时间误差不超过±5%，误差范围均能满足国家标准规定。

结论：综上所述，设计基于ARM和CPLD的过电压采集系统进行传统过电压记录装置的替代，能够通过模块化设计得到简洁硬件结构，促使系统运行可靠性得到提高。利用CPLD实现灵活编程，能够对过电压采集参数进行调节，确保系统能够在电网参数调节后依然能够完成过电压自动记录，因此可以为电网运行管理提供可靠保障。

参考文献：

[1]马俊,王莉,张红,等.不同配网支线拓扑结构下电能采集终端雷电感应过电压防护分析[J].电测与仪表:1-6.

[2]李佳奇,李斌,刘碧琦,等.基于无线采集技术的过电压检测系统的设计[J].仪表技术,2018(01):19-22.

[3]梁科,郑熹.断路器同步分合闸装置参考电压采集回路优化[J].广西电力,2016,39(03):33-36.