降低射频电路串扰噪声的布线方法

降低射频电路串扰噪声的布线方法

王长林

（天津广播器材有限公司天津300210）

摘要：研究并解决了无障碍多层无网格射频电路的布线问题,主要包括三个部分：设计规则、串扰噪声限制和布线方法。首先通过设计规则计算连线参数，运用RLC模型估算串扰噪声，然后，按照需要连接的实节点个数进行归类并提出相应的布线算法。实验结果表明，该布线方法可有效地降低射频电路的串扰噪声。

关键词：射频电路；串扰噪声；RLC模型；布线

引言：射频电路设计中，芯片工作频率已经达到兆赫量级，连线串扰噪声的影响十分严重。因此，如何在布线时尽可能地减少串扰噪声，成为射频电路设计时必须关注的重要问题[1]。以前布线时使用的串扰噪声模型大多是基于RC模型，现已

不能满足射频电路互连设计的要求。在射频电路片上互连时必须要考虑电感的影响，需要使用RLC模型。本文讨论的是无障碍射频电路的多层无网格的布线问题。若给定了这些需要连接的节点位置，将这些节点依次连接起来，使得相邻互连线的并行部分长度较短而间距较宽，从而可以使串扰噪声的影响减少到最小。这个问题的解决包含三个部分：设计规则、串扰噪声限制和布线方法。

我们使用的布线层模型是一个指定布线方向（水平或垂直）的双层模型。使用交叉布线的水平布线层和垂直布线层可以极大地减少层间串扰噪声的影响。我们称需要连接的点为“实节点”，两个或者两个以上需要互相连接的实节点为“一组实节点”；称连线上的转折点为“虚节点”，一个虚节点代表了一个连接水平布线层和垂直布线层的通孔。因此，决定虚节点的位置成为布线算法的关键。本文通过计算加入虚节点后的总体串扰噪声值，来决定虚节点的位置，同时尽量使布线长度为最短。

1、互连线模型

互连线采用RLC模型[3]。其中，电阻使用的是导体电阻计算公式[2]。对于耦合电容的估算，我们假设只有一层衬底，且相邻金属布线层的间距忽略不计。相邻互连线的耦合电容只考虑了相邻互连线的重合部分，而互连线与衬底耦合电容的计算要考虑全部长度。对于电感，忽略了相邻互连线的互感而只考虑自感的影响。

2、串扰噪声模型

串扰噪声是高速信号在信号线上传输时，由于耦合电感和电容的存在，在邻近信号线中感应的噪音信号。若E1≠0,E2=0，则E2所在互连线上的电压峰值就是串扰噪声。实际应用中减少串扰的方法是限制耦合长度和增加平行离，两层信线间距离。每层信号源都用一层地和电源层隔号线相互垂直。本文只使用了相互垂直的布线层而未使用加隔离层的方法，同时为了简化，忽略了信号源内阻。本文使用RLC模型，其串扰噪声与使用RC模型的公式相比大约增加了60％。

3、布线算法

定义：Qn={u|u∈{n个互相连通的实节点}}Q=Q2∪Q3∪Q4…∪QnVn={u|u∈{n个互相连通的实节点及布线后加入的虚节点}}V=V2∪V3∪V4…∪VnEn={e|e∈{Vn中的实节点与虚节点之间的连线}}E=E2∪E3∪E4…∪En首先，我们将点集Q按照互相连通的节点个数进行分类，得到Q2,Q3…Qn。然后，我们为各个点集Qn建立边集En。最终，我们得到这样一个无向图G=(V，E)，点集V既包含实节点又包含虚节点;边集E是实节点与虚节点之间的连线。本文着重讨论了如何对点集Q2和Q3建立起边集E2和E3，更高次的点集Qn与Q2和Q3这两个基本点集的处理类似。具体的算法有如下三个步骤：调入已布好线的网表，将待布线的一组实节点加入；判断这一组实节点的个数n，根据n调用相应的子程序；重复步骤一直到所有的实节点组布完，并得到最终的边集V和点集E。实节点数为2时（即n=2）时，串扰噪声的计算方法为：将可能出现的虚节点分别加入网表并计算总的串扰噪声，取其中使串扰噪声值最小的虚节点加入网表；更新点集V2和边集E2，并更新边集V和点集E。当实节点数大于3时（即n≥3时），首先，确定这一组实节点的斯泰勒点；然后，将这组实节点内的每一个点分别与斯泰勒点进行互连，将可能出现的虚节点分别加入网表，并计算总的串扰噪声，选取其中使串扰噪声值最小的虚节点加入网表；最后，更新点集Vn和边集En，并更新边集V和点集E。下面对n=2和n=3具体分析。

3.1、点对点的互连

A1和A2是需要连接的第五组实节点，PA和PA＇是最短距离也是最少转折连线上的虚节点，所以边A1-PA-A2或者边A1-PA＇-A2是布线的可能路径。对这两种可能路径计算串扰噪声后发现，使用边A1-PA＇-A2后的串扰噪声比使用边A1-PA-A2高出近47％，如表1所示。因此，五组实节点的连接应当选择A1-PA-A2的连线路径。所以，恰当选择互连路径可以有效降低串扰噪声的影响。

表1五组n=2布线结果比较

3.2、三点及三点以上之间的互连

n≥3时的布线算法与n=2时算法步骤是相似的，只不过其可能出现的情况比n=2时复杂，主要不同在于需要先确定斯泰勒点，然后寻找可能的虚节点。选取恰当的斯泰勒点可以使连线路径最短。n=3时三个实节点可能的四种平面位置。（1）是三个实节点成一线；（2）是其中的两个在同一直线上；（3），（4）实节点的位置是同一种，其斯泰勒点是虚节点；（5）、（6）、（7）、（8）是同一种，其斯泰勒点是三个实节点中之一。

3.3、实验结果

互连参数的具体选取。其中，r为互连线材料的电阻率；u0为真空中的磁导率；l为互连线长；W为互连线宽；H为互连线高；T为互连线与衬底之间的绝缘材料的厚度，电源Vdd取1.0V是为了使串扰噪声归一化。选取不同的节点进行布线，如果选取了多组n=2，多组n=3的实节点和多组n=2和n=3的实节点同时存在的情况，实验结果如表3所示。特别对三组n=2和三组n=3的实节点同时存在的情况进行了说明。

表4电路cc8改变连线前和改变后的结果

结束语

本文提出了一种能有效控制串扰噪声的布线算法。使用RLC模型估计串扰噪声，同时考虑了连线长度。我们按照需要连接的实节点个数进行归类并提出相应的算法，具有良好的针对性和可模块化。实验结果表明，我们可以有效地估算并降低串扰噪声。

参考文献：

[1]张东峰,汶迎春.降低射频同轴电缆组件电压驻波比的方法[J].电子工艺技术,2012,33(06):373-376.

[2]李明德.降低射频同轴连接器电压驻波比的方法探讨[J].机电元件,2011,31(03):33-42+59.

[3]黄迟,孙承绶,来金梅.降低射频电路串扰噪声的布线方法[J].半导体技术,2002(10):31-35.