随着网络技术的不断发展以及智能化产品的深入应用,信息安全越来越受到人们的重视.基于FPGA设计并实现了AES算法,采用资源共享的方法设计加、解密模块,采用组合逻辑电路的方法设计S盒,减少了芯片面积,提高了加、解密速度.仿真与应用测试结果表明,该设计的AES算法具有占用资源少、速度较快、成本低等特点,在性价比上具有较大的优势,很适合应用于嵌入式系统中.
闽江学院学报
2013年5期
