简介：为解决雷达信号处理系统双核通信问题，设计了两种DSP和FPGA之间的并行通信方法，分别通过DSP的外部接口XINTF访问FPGA内部FIFO和双口RAM，利用DSP的读写使能信号作为FIFO和RAM的读写时钟信号。通过对两种并行通信方法进行对比分析，指出雷达信号处理系统中双核通信应该采用DSP和FPGA内部FIFO的方法。

简介：

简介：随着人工智能的发展，数字识别技术也得到了关注并通过各种算法提高了识别准确率。数字识别在安防、交通、邮政等领域发挥越来越重要的作用，是智能城市不可或缺的一环。通过采用包含隐含层的BP神经网络对数字识别进行仿真。首先介绍Mnist数据集、人工神经元模型、激活函数、BP算法等相关概念，详细描述了BP神经网络的原理，并通过实例进行BP网络设计。同时提出了6种优化方式，分别是初始化权值、设置Dropout、选取不同的激活函数、选取不同的代价函数、采用不同优化器、设置学习率。结果表明BP网络在数字识别方面具有实际应用价值，并能通过各种优化方式提高识别精度。

简介：飞兆半导体公司（FairchildSemiconductor）为手机、移动音频、计算机和消费应用设计人员提供一款具有USB／充电器检测功能并高度集成的过压保护（OVP）器件FAN3989。该器件片内集成了FET并内置自动检测功能，可以侦测USB充电器的插拔，所有功能均集成于单片封装内。集成式自动检测功能可以简化设计，

简介：提出了一种通过发送HEX文件到TMS320F28335进行程序升级的新方法。配置TMS320F28335为FLASH启动模式，通过预烧写升级程序到FLASH中，可实现在串口发送HEX文件升级用户程序的功能。详细介绍了该方法实现原理和开发过程，并且给出软件流程图和关键代码。实验证明，该方法操作方便，可靠性高，大大提高了效率。

简介：

简介：当今电子系统设计环境采用自上向下的设计方法,在设计周期、系统性能和成本三者之间取得了更好的设计权衡.本文在吸取现有设计方法的基础上,提出了一个新的设计流程,建立了一个新的设计环境ASEDA.

简介：随着CPU速度的迅速提高，CPU与片外存储器的速度差异越来越大，匹配CPU与外部存储器的方法通常是采用Cache或者片上存储器。微处理器中的片上存储器结构通常包含指令Cache、数据Cache或者片上存储器。对于嵌入式设备上数据密集的应用，数据Cache与片上存储器相比存在以下缺陷：①片上存储器是固定的单周期访问，可在设计时（不是运行时）研究数据访问模式；而Cache还要考虑不命中的情况，因而有可变的数据访问时间，执行时间的预测更加困难。②使用Cache执行时间的不可预测性影响编译器的优化。③细颗粒的Cache对于图像编码等的规则数据访问并不合适，因而使用Cache对于嵌入式设备可能不是最优的。对于大多数应用，使用片上存储器比使用数据Cache能耗平均节省约40％，芯片面积与时间的乘积仅为Cache的46％，因而对于嵌入式多媒体处理器，片上RAM作为数据Cache的替代，功耗更低。片上存储器的有效使用对于提高嵌入式应用的速度、降低功耗具有重要的意义。

简介：轨道交通行业中的三取二安全计算机，使用双口RAM进行数据通信，不仅要考虑数据访问冲突、通信速度，还必须考虑数据的正确性和可靠性。针对这些要求，提出了一种基于角色轮换和自检技术的双口RAM数据通信方法，能够高效、安全地完成双口RAM流水线作业。实际项目应用结果显示，该方法可以避免数据访问冲突，提高数据通信速度，并保证数据的安全正确性。

简介：针对多智能体协同中智能体需要分类后再协同解决任务的场景,本文提出了一种基于事件触发的改进型聚类分析方法。触发函数的设计核心在于确定当智能体聚类进行迭代时不足以分离出指定个数的智能体的归属时,函数得到触发,并利用触发函数计算出归并类的近似最优解,将联合观测值最优解方差最低的情形中,加权距离最小的若干智能体归为一类,从而加快迭代速度。在激活触发函数的聚类方法后,通过计算分类中的智能体的虚基准达到分类一致性。结果验证此种方法能够有效提升多智能体分类协同的效率,为智能体的协同提供一种新的思路。