简介:基于SMIC0.18μm工艺模型设计了一种低电压1.8V下的高增益、低功耗、宽输出摆幅、宽带宽的运算放大器电路。采用增益自举技术的折叠共源共栅结构极大地提高了增益,并采用辅助运放电流缩减技术有效地降低了功耗,且具有开关电容共模反馈(SC-CMFB)电路。在Cadencespectre平台上仿真得到运放具有极高的开环直流增益(111.2dB)和1.8V的宽输出摆幅,单位增益带宽576MHz,相位裕度为58.4°,功耗仅为0.792mW,在1pF的负载时仿真得到0.1%精度的建立时间为4.597ns,0.01%精度的建立时间为4.911ns。
简介:文中设计了一款64点基-4FFT处理器,用改进的CORDIC(MVR-CORDIC)处理单元代替常规FFT处理器中的复数乘法器,改进的CORDIC处理单元在保证SQNR性能下,仅用极少次数的移位加法运算即可完成一次复数乘法,缩减了完成一次基本蝶形运算的时间并减小了面积开销。该FFT处理器结构采用两块独立的RAM,并对中间数据作“乒-乓”式存储操作以节省数据存储时间,从而提高完成一次FFT运算的速度。所设计的FFT处理器通过FPGA进行验证,结果表明平均完成一次64点FFT运算仅需要不到1μs。