简介:通过拉大端射天线阵元间距到1.5λ,可以获得组阵高增益,但是引入了栅瓣问题。提出了一种基于最小二乘估计的虚拟内插阵元算法来实现栅瓣抑制。虚拟端射阵列的阵元间距减小到(或者小于)0.5λ,这样栅瓣得到抑制。最后进行试验验证算法的可行性和正确性。试验结果表明:随着虚拟内插端射天线阵元个数的增加,栅瓣明显被抑制,峰值副瓣电平降低。在相邻两个实阵元间内插3个虚拟阵元,虚拟端射阵列保持了实端射阵列高增益,而实阵列峰值副瓣电平为-8.35dB,下降到虚拟阵列峰值副瓣电平为-18.25dB,栅瓣得到有效抑制。试验结果验证了基于最小二乘估计的虚拟内插阵元算法的可行性和正确性。
简介:IBM已将铜柱栅阵列(CuCGA)互连用作为陶瓷柱栅阵列(CCGA)上锡铅焊料柱的无铅替代品(见图1)。像CCGA一样,CuCGA提供一种高可靠性封装解决方案,可以使用具有优良的电性能和热性能的陶瓷芯片载体。取消铅在微电子封装中的应用的行动增加了大尺寸、高I/O封装的制造复杂性。与新型封装互连结构的开发一致的可制造卡组装和返工工艺的开发对于技术的可接收性是至关重要的。设计的铜柱栅阵列(CuCGA)互连可满足可制造性、可靠性和电性能等多方面的要求。可制造性的结构优化重点是在制造处理过程中保证柱的牢固性和具有便捷的卡组装工艺。最终卡上的焊点对于互连的可靠性是至关重要的。互连的几何形状还影响到电性能【1】。评估这些有竞争性因素决定着最后的柱设计【2】。本文重点讨论了CuCGA卡组装和返工工艺的开发和可靠性评估。工艺开发的目的是将成功的SMT组装工艺用于CCGA,以便开发出标准的无铅SMT工艺。将CuCGA组装工艺成功地集成于锡银一铜(SnAgCu,或者SAC)卡组装工艺的开发中,这对于贴装、再流和返修领域都将是一个挑战。本文将讨论通过可靠性评估说明这些工艺的优化和成功结果的实例。