简介:随着集成电路制造工艺的不断发展,集成在芯片上晶体管的数量也随之增多,已超过几十亿晶体管的规模,因此芯片上可以集成越来越多的IP核。随着芯片中IP核数量的增多,基于总线结构的片上系统(System-on-Chip,SoC)已不能满足数据的通信要求,为了解决这个问题,片上网络(Network-on-Chip,NoC)作为一种全新的互联结构被提出来。其核心是把网络设计的思想移植到芯片设计中,将片上资源互连起来,并将计算与通信分离。片上网络具有很好的空间可扩展性,采用的全局异步一局部同步的通信机制使并行通信效率更高。NOC带来了一种全新的片上通信方式,它的引入有利于提升可重用设计、解决通信瓶颈和全局同步等难题。本文在研究片上网络结构的基础上,针对片上网络多播通信的特点提出了一种多播容错路由算法。
简介:泰克科技推出全自动发射机色散眼图闭合(TDEC)测量和100GBASE—SR4合规性测试解决方案,确保新产品设计满足这一光规范,使这一复杂过程变得更快、更简便。802.3bm标准工作及其互操作能力承诺拓宽了已经非常活跃、竞争激烈的100G光模块和系统市场。这里,合规性测试变得异常重要,要求强健的验证工具。通过增加TDEC测量及全面的100GBASE—SR4合规性测试支持,泰克现在提供了交钥匙式全自动光测试解决方案。这一解决方案基于DSA8300等效时间示波器,并配有80C15光模块——这是在25.781Gb/s以上速率支持全面时钟恢复和TDEC自动化的光工具。
简介:为了进一步优化神经网络算法,提高网络神经算法的速率并提高其稳定性,就现有BP算法所存在的收敛速度慢以及容易陷入局部极小值的弊病,我们将进一步通过一般改进算法解决在神经网络结构优化过程中依然无法解决的问题。依据遗传算法的特征,进一步在经过改进的压缩映射遗传的基础上提出了BP神经网络优化方案。泛函分析中压缩映射原理的应用,一方面解决了困扰人们的BP神经网络算法所固有的缺点,显著地提高了神经网络算法的收敛速度,而且解决了BP神经在运行的过程中和网络连接权值初值的取值紧密相连的缺点。经过大量的计算我们得到如下数据:经过优化改进后,训练时间节约了8.3%,训练步数降低了近17.4%。经过大量的研究实验表明:经过改进后的BP神经网络算法取得了良好的效果,十分具有应用价值。