简介:在研发一套基于0.18μm工艺的全新半导体芯片时,由于芯片工艺的要求我们将标准0.18μm工艺流程中的接触孔蚀刻阻挡层由原来的UVSIN+SION改为SIN,但却引进了PID(等离子体损伤)的问题。当芯片的关键尺寸减小到0.18μm时,栅氧化层变得更薄,对等离子体的损伤也变得更加敏感。所以如何改善PID也成为这款芯片能否成功量产的重要攻坚对象。这一失效来源于接触孔阻挡层的改变,于是将改善PID的重点放在接触孔蚀刻阻挡层之后即后段工艺上。后段的通孔蚀刻及钝化层的高密度等离子体淀积会产生较严重的等离子体损伤,因此如何改善这两步工艺以减少等离子体损伤便成为重中之重。文中通过实验验证了关闭通孔过蚀刻中的磁场以及减小钝化层的高密度等离子体淀积中的溅射刻蚀功率可以有效改善芯片的等离子体损伤。通过这两处的工艺优化,使得PID处于可控范围内,保证了量产的芯片质量。
简介:等离子技术在印制电路领域已经广泛应用。主要应用于清洁、除胶、活化和凹蚀,其中除胶应用最广泛。文章首先在理解等离子蚀刻机理的基础上,对等离子蚀刻均匀性进行了研究,研究结果显示:影响等离子蚀刻均匀性的主要因素有边际效应、流量效应和周边气体效应,三者使等离子蚀刻呈“W型分布”。文章对“W型分布”机理进行了理论解释,并利用“W型分布”理论对等离子设备腔体的挡板及装板方式进行了优化。改善后等离子蚀刻均匀性由62.7%提升到了89.7%。文章还对等离子去钻污参数进行了研究。通过优化去钻污参数,等离子层间分离报废由23.9m^2/月降至0.49m^2/月,改善效果明显。