简介：

简介：泰克科技推出全自动发射机色散眼图闭合（TDEC）测量和100GBASE—SR4合规性测试解决方案，确保新产品设计满足这一光规范，使这一复杂过程变得更快、更简便。802．3bm标准工作及其互操作能力承诺拓宽了已经非常活跃、竞争激烈的100G光模块和系统市场。这里，合规性测试变得异常重要，要求强健的验证工具。通过增加TDEC测量及全面的100GBASE—SR4合规性测试支持，泰克现在提供了交钥匙式全自动光测试解决方案。这一解决方案基于DSA8300等效时间示波器，并配有80C15光模块——这是在25．781Gb／s以上速率支持全面时钟恢复和TDEC自动化的光工具。

简介：

简介：

简介：系统配置：四台硬件配置完全相同的办公电脑，安装Windows98SE操作系统，利用一吧带四个LAN接口的路由器组成局域网，并通过ADSL共享Internet上网。

简介：

简介：

简介：对于局域网内的工作站来说其优化包括软件与硬件两个方面。在工作站系统安装方面，我们要针对不同的硬件档次安装不同的操作系统，安装Win9x连接NT或者2000同时服务器及工作站都需要多安装一个NetBull协议这增加了系统负担，不是明智选择但是如果确实因工作需要或服务器档次够高也就无所谓了。

简介：通过分析ZigBee协议中Cluster—Tree和AODVjr算法的优缺点，提出一种基于Cluster—Tree＋AODvjr的优化路由算法。该算法利用ZigBee协议中的邻居表，通过定义分区来确定目的节点的范围，从而控制广播RREQ分组的跳数，防止无效的RREQ泛洪。此优化算法能够有效地减小路由跳数，缩短传输时延，减少网络中死亡节点的数量，提高数据传送的成功率。

简介：分析OSEK／VDX规范所定义的实时操作系统的任务状态及其调度过程；采用最早时限优先调度（EDF）算法对基于优先级的占先调度算法进行改进，得到改进算法——优先级时限优化调度法；运用差分时限链对优化算法进行实现，并对其有效性进行了对比分析。

简介：在静止、复杂背景的运动目标检测算法中，减背景技术是高效的方法。大多数背景建模和背景更新运算量大，本文将目标的边缘特征融入到减背景算法中，通过对离散的目标边缘梯度进行网格密度连通域判断来提取目标。实验结果表明，该算法可以有效地减小光线变化、噪声等影响，程序优化后系统运算速度提高，能够实时地对运动目标进行检测。

简介：随着绿色软件概念的提出，嵌入式软件优化不再只以提高性能作为目标，嵌入式软件的功耗优化已成为低功耗软件系统的重要研究方向。在研究4种常用软件优化方法的基础上，对源码级和算法级的功耗进行测试与分析，并将分析结果运用到嵌入式操作系统μC／OS—II及其应用软件上，对μC／OS—II进行源码级和算法级的功耗优化。实验结果表明，该优化方法能有效地降低嵌入式软件的功耗。

简介：通过优化显卡配置参数和显卡超频，可以令步入英雄迟暮之年的老显卡焕发青春，也可以使目前风头正劲的主流显卡彻底释放出它的潜能。另外，目前某些游戏对于显卡的性能提出了近乎变态的要求，此时我们可以适当降低显卡的画质参数来满足速度的需要：同样．适当对显示卡的内核和显存频率超频，也会收到不错的效果。这里笔者以ATI系列显卡为例．介绍一下如何对“镭卡”进行优化和超频。

简介：PCIe总线在雷达系统中应用日益广泛，但FPGA内部集成的PCIe硬核数量有限，难以满足雷达并行录取多种数据的需求。为此，本文提出了一种改进的PCIeDMA数据传输方法，利用XilinxFPGA集成的单个PCIe硬核实现了多路数据在高速传输情况下的并行录取。针对实现过程中遇到的时序问题，提出了采用多级FIFO级联方法进行时序优化。依据XilinxFPGA的时钟网络特点，对时钟资源进行优化，便于日后系统的扩展和升级。

简介：GPGPU能够针对计算密集型的计算问题进行大规模的并行加速，为DFT在嵌入式平台上的高效实现提供了一种新的方式。基于Mali—T604嵌入式GPU实现了针对DFT和FFT的并行加速方案，并进行了实际测试。实验结果证明，所设计的并行方案能够在ARM嵌入式平台上有效加速DFT和FFT，可大大提升移动设备进行数字信号处理的实时性。

简介：通过配置实时数据和函数到片内SRAM中执行,可以有效提高程序执行效率,降低功耗。然而在嵌入式Linux系统下,由于禁止用户空间程序控制或访问处理器内存的映射和分配方式,这一资源通常得不到有效利用。本文以MP3解码器为例,在μClinux-2.6操作系统下通过使用片内SRAM提高代码执行效率,并最终在Freescale公司的ColdFire5329嵌入式平台上成功验证了该方案。

简介：

简介：随着人工智能的发展，数字识别技术也得到了关注并通过各种算法提高了识别准确率。数字识别在安防、交通、邮政等领域发挥越来越重要的作用，是智能城市不可或缺的一环。通过采用包含隐含层的BP神经网络对数字识别进行仿真。首先介绍Mnist数据集、人工神经元模型、激活函数、BP算法等相关概念，详细描述了BP神经网络的原理，并通过实例进行BP网络设计。同时提出了6种优化方式，分别是初始化权值、设置Dropout、选取不同的激活函数、选取不同的代价函数、采用不同优化器、设置学习率。结果表明BP网络在数字识别方面具有实际应用价值，并能通过各种优化方式提高识别精度。

简介：1硬件电路TMS320F206（简称F206）有1个通用输入引脚B10s和1个通用输出引脚XF，此外还有100、101、102和103引脚，分别对应I／O状态寄存器的IO0～IO3。这4个引脚通过异步串行口寄存器（ASPCR）和I／O状态寄存器（10SR）实现软件可控，可被单独配置成输入或输出。本文中使用100作为CPU卡（江苏意源公司iCos／Milv1．0）的复位引脚，102作为CPU卡的I／O（输入／输出）引脚，电路图如图1所示。

简介：在目前比较流行的ARM7平台上实现了JPEG编码算法，重点介绍了如何针对ARM体系架构进行各种优化，以及利用ADS环境中的性能分析功能对优化效果进行评估，最终在S3C44BOX平台上达到每秒编码5幅QVGA大小彩色位图或13幅灰度位图的水平。其中用到的一些优化方法同样适用于ARM平台上的其他算法。