简介：模拟是验证数字芯片设计的传统方法。随着设计规模及其输入数据量指数性增长，模拟时间越来越长。本文详细介绍了测试生成、模拟引擎和结果检查，同时简要介绍了智能模拟和三种模拟加速技术。

简介：高效的白盒验证方法极大地提高了芯片前端开发的工作效率。本文对几种典型电路（仲裁逻辑、中断逻辑,FIFO逻辑）进行了白盒验证测试,并总结了其高效的验证方法。

简介：Synopsys近日正式推出其面向中端SoC原型验证市场的HAPS-80桌面系统（HAPS-80D）。SynopsysHAPS-80D系统是基于HAPS-80原型验证产品系列而开发，HAPS-80目前已部署超过1500套系统。

简介：Cadence近日宣布，该公司已达成一项最终协议，以现金约1．7亿美元收购形式分析（formalanalysis）解决方案供应商JasperDesignAutomation，Inc．。

简介：线路板进一步向高密度发展,线宽线间距不断缩小,对板面粗糙度的要求也随之提升。文章主要分析了精细线路印制板板面粗糙度原理,并验证了＂砂带＋不织布＂磨板的板面粗糙度效果。实验表明,使用1000#砂带＋600#不织布磨板可获得最佳板面粗糙度,板厚≥1.0mm时,才建议使用此类磨板方法制作。

简介：提出了H．264／AVC硬件编码器的一种3级流水结构，以此来提高硬件加速电路的处理能力和利用效率。鉴于H．264编码芯片验证的复杂性，还提出了一种基于ADSP-BF537的新型多媒体SoC验证平台，并讨论了如何利用BF537，对H．264编码芯片进行全面、高效的软硬件协同验证。

简介：为了减少复杂设计中可能的亚稳态风险，不少公司都采用工具或人工来检查设计中存在跨时钟域的问题。传统的检查方法只能检查设计中是否做了跨时钟域的处理，却无法检查处理得是否合理，而静态Formal验证技术采用数学穷举的方法，利用断言对设计中的同步器进行快速验证，确保数据的可靠传输，有效避免了一些设计缺陷。Mentor公司的QuestaCDC和Forma1工具可以对设计进行跨时钟域的检查，并可用Formal引擎证明设计中跨时钟域同步器与其断言的一致性，可极大地提高复杂设计的验证效率和鲁棒性。

简介：随着安全算法的发展，其复杂性和算法操作数据位数也随之迅速增加。安全算法的硬件实现和加速器化已成为必然趋势。本文针对北京华虹集成电路设计有限公司的安全算法加速器IP核的验证项目，介绍了Synopsys公司VMM验证平台和AMBAVIP在其中的应用。主要阐述了选择VMM验证平台与AMBAVIP的依据；VMM环境中定向测试发生器（Generator）模块的编写、测试案例编写、安全算法的设计、仿真信息筛选方面的应用技巧。通过本验证平台，查出了加速器很多处设计错误。仿真平台验证结束后，在FPGA上对本加速器进行了大量椭圆曲线的测试。所有测试全部通过，证明了本验证平台的有效性。

简介：思略科技公司(CelestryTMDesignTechnologies,Inc.)是支持集成电路(IC)设计者和片上系统(SoC)设计者从半导体生产工艺中获得更高执行效率的、具有领先解决方案的提供者。这些方案可以帮助用户缩短纳米级工艺潜在的执行效率与用户设计的集成电路和片上系统执行

简介：微捷码（Magma）设计自动化有限公司日前宣布，Titan混合信号设计平台、Titan加速器和FineSim电路仿真器经验证，可与模拟、混合信号和精选专有技术的客户特定制造商LFoundry公司的互操作工艺设计包（iPDK）联合用于0．15微米技术平台。微捷码Titan和FineSim软件与LFoundry工艺技术的完美结合将可加速模拟／混合信号（AMS）产品的开发，特别是对于欧洲片上系统（SoC）开发商来说更是如此。