简介:为了减少复杂设计中可能的亚稳态风险,不少公司都采用工具或人工来检查设计中存在跨时钟域的问题。传统的检查方法只能检查设计中是否做了跨时钟域的处理,却无法检查处理得是否合理,而静态Formal验证技术采用数学穷举的方法,利用断言对设计中的同步器进行快速验证,确保数据的可靠传输,有效避免了一些设计缺陷。Mentor公司的QuestaCDC和Forma1工具可以对设计进行跨时钟域的检查,并可用Formal引擎证明设计中跨时钟域同步器与其断言的一致性,可极大地提高复杂设计的验证效率和鲁棒性。
简介:随着安全算法的发展,其复杂性和算法操作数据位数也随之迅速增加。安全算法的硬件实现和加速器化已成为必然趋势。本文针对北京华虹集成电路设计有限公司的安全算法加速器IP核的验证项目,介绍了Synopsys公司VMM验证平台和AMBAVIP在其中的应用。主要阐述了选择VMM验证平台与AMBAVIP的依据;VMM环境中定向测试发生器(Generator)模块的编写、测试案例编写、安全算法的设计、仿真信息筛选方面的应用技巧。通过本验证平台,查出了加速器很多处设计错误。仿真平台验证结束后,在FPGA上对本加速器进行了大量椭圆曲线的测试。所有测试全部通过,证明了本验证平台的有效性。
简介:追溯的目的是什么?追寻产品的来龙去脉。2006年,安徽华源生产的“欣弗”注射液,造成11人死亡。该药品销售318万瓶左右,大约召回180万瓶,剩余的产品下落不明,好恐怖的事实!追溯,不仅仅是产品的召回这么简单,它将决定企业的命运,也跟人类的生命安全息息相关。印制电路板的生产,同样需要追溯。要追溯,就面临着如何将追溯码标记到产品上的问题。标记的方式传统的做法是网版印刷图形。手工印刷效率奇低,己基本淘汰。机械印刷适用于大批量,通常采用年周的方式标记,追溯性不强。印刷的方式为当前业内普遍采用的方式。以下简单介绍几种较新的标记方式。