简介：摘要：本文介绍了一种基于 DCM 的 FPGA 时钟频率动态调整算法。该算法利用状态机驱动 FPGA 中的数字时钟管理器 DCM 的动态重配置端口 DRP，无需重新加载比特流即可实现对 DCM 参数的设置，从而实现了通过软件动态调整电路模块工作频率的功能。此外，我们还设计了一个用户可控的时钟频率动态调整系统，用户可以通过上位机直接输入参数来改变相应模块的工作频率。
客服QQ：30444492琼网文【2021】1550-113号
增值电信业务经营许可证：琼B2-20210322
出版物经营许可证：新出发龙华出字第(2021)009号
广播电视节目制作经营许可证：(琼)字第00779号
版权所有 ©2002-2024 期刊网(www.qikanchina.com) 琼ICP备2021005105号
