首页 > 《中国科技信息》 > 2023年7期 > Verilog HDL下简易电子钟设计分析

Verilog HDL下简易电子钟设计分析

在线阅读下载PDF 导出详情

摘要【摘要】Verilog HDL方法背景下，展开建议电子钟设计，不仅可以显示时间，可以精准的完成时间校对，设置闹铃等功能，并且与传统始终相比，减少设计期间很多不必要麻烦，避免出现线路布局问题。对此，本文首先对简易电子钟设计要求以及原理进行阐述，其次分析了各个模块功能实现；最后提出了Verilog HDL下简易电子钟设计相关展望，希望通过本文，能够为相关人员的研究工作提供参考资料。

DOI 5joy1gendv/7392160

作者王颢澎

机构地区 120103198701296712

出处《中国科技信息》 2023年7期

关键词 Verilog HDL 简易电子钟设计

分类 [][]

出版日期 2023年07月22日（中国期刊网平台首次上网日期，不代表论文的发表时间）

相关文献

1董良杰. 简易数字电子钟的制作.成人教育学,1999-03.
2朱亮;张可菊. 浅谈自动报时电子钟的设计.教育学,2016-11.
3admin. 基于Verilog HDL的模型优化.自动化与计算机技术,2019-07.
4张兴娇;肖永江;廖建波;肖丽丽. 基于Verilog HDL的频率计的设计.教育学,2015-06.
5莫浩. 客车CAN电子钟的设计与研究.建筑技术科学,2024-12.
6李彩娜;王智磊. 基于LCD1602的数字电子钟设计.职业技术教育学,2012-01.
7张杰文,李敬一. 基于51单片机的数字电子钟设计.建筑技术科学,2021-07.
8姓名：张兴海. 基于51单片机的数字电子钟设计.市政工程,2022-11.
9贺敬凯. 将C算法转换为Verilog HDL实现的一种改进方法.高等教育学,2014-03.
10瞿贵荣. 石英电子钟表维修实例.电力电子与电力传动,2005-06.

来源期刊

中国科技信息

2023年7期

Verilog HDL下简易电子钟设计分析

来源期刊

相关推荐

同分类资源更多

相关关键词

Verilog HDL下简易电子钟设计分析

来源期刊

相关推荐

同分类资源 更多

相关关键词

同分类资源更多